반도체 패키징은 기존의 1D PCB 설계에서 웨이퍼 레벨의 최첨단 3D 하이브리드 본딩으로 발전했습니다. 이러한 발전으로 단일 자릿수 마이크론 단위의 상호 연결 간격과 최대 1000GB/s의 대역폭이 가능해지면서도 높은 에너지 효율을 유지할 수 있습니다. 첨단 반도체 패키징 기술의 핵심은 2.5D 패키징(중간층에 부품을 나란히 배치하는 방식)과 3D 패키징(활성 칩을 수직으로 적층하는 방식)입니다. 이러한 기술은 HPC 시스템의 미래에 매우 중요합니다.
2.5D 패키징 기술은 다양한 중간층 재료를 사용하며, 각 재료는 고유한 장단점을 가지고 있습니다. 완전 수동 실리콘 웨이퍼와 국부 실리콘 브릿지를 포함한 실리콘(Si) 중간층은 미세 배선 기능을 제공하여 고성능 컴퓨팅에 이상적인 것으로 알려져 있습니다. 그러나 재료 및 제조 비용이 높고 패키징 면적에 제약이 있습니다. 이러한 문제를 해결하기 위해 국부 실리콘 브릿지 사용이 증가하고 있으며, 미세 기능이 중요한 분야에 실리콘을 전략적으로 적용하면서 면적 제약을 해결하고 있습니다.
팬아웃 성형 플라스틱을 사용하는 유기 중간층은 실리콘보다 비용 효율적인 대안입니다. 유전율이 낮아 패키지의 RC 지연을 줄여줍니다. 이러한 장점에도 불구하고, 유기 중간층은 실리콘 기반 패키징과 동일한 수준의 상호 연결 기능 감소를 달성하는 데 어려움을 겪어 고성능 컴퓨팅 애플리케이션에서의 채택이 제한적입니다.
유리 중간층은 특히 인텔이 최근 유리 기반 테스트 차량 패키징을 출시한 이후 상당한 관심을 받고 있습니다. 유리는 열팽창계수(CTE) 조절 가능, 높은 치수 안정성, 매끄럽고 평평한 표면, 그리고 패널 제조 지원 능력 등 여러 장점을 제공하여 실리콘에 필적하는 배선 성능을 갖춘 중간층으로 유망한 후보입니다. 그러나 기술적 어려움 외에도 유리 중간층의 주요 단점은 미숙한 생태계와 현재 대규모 생산 능력 부족입니다. 생태계가 성숙하고 생산 능력이 향상됨에 따라 반도체 패키징에서 유리 기반 기술은 더욱 성장하고 도입될 수 있을 것입니다.
3D 패키징 기술 측면에서 Cu-Cu 범프리스 하이브리드 본딩은 선도적인 혁신 기술로 부상하고 있습니다. 이 첨단 기술은 SiO2와 같은 유전체와 매립 금속(Cu)을 결합하여 영구적인 상호 연결을 구현합니다. Cu-Cu 하이브리드 본딩은 일반적으로 한 자릿수 마이크론 범위의 10마이크론 미만 간격을 구현할 수 있으며, 이는 약 40~50마이크론의 범프 간격을 갖는 기존 마이크로 범프 기술에 비해 상당한 개선을 나타냅니다. 하이브리드 본딩의 장점은 I/O 증가, 대역폭 향상, 3D 수직 적층 개선, 전력 효율 향상, 그리고 바닥 충진이 없으므로 기생 효과 및 열 저항 감소입니다. 그러나 이 기술은 제조가 복잡하고 비용이 많이 듭니다.
2.5D 및 3D 패키징 기술은 다양한 패키징 기법을 포괄합니다. 2.5D 패키징에서는 중간층 재료 선택에 따라 위 그림과 같이 실리콘 기반, 유기 기반, 유리 기반 중간층으로 구분할 수 있습니다. 3D 패키징에서는 마이크로 범프 기술의 개발이 간격 치수 감소를 목표로 하지만, 현재는 하이브리드 본딩 기술(Cu-Cu 직접 접합 방식)을 채택하여 한 자릿수 간격 치수를 달성할 수 있어 이 분야에서 상당한 진전을 보이고 있습니다.
**주목해야 할 주요 기술 동향:**
1. **더 넓은 중간층 영역:** IDTechEx는 실리콘 중간층이 레티클 크기 제한의 3배를 초과하기 어렵기 때문에 2.5D 실리콘 브리지 솔루션이 HPC 칩 패키징의 주요 선택으로 실리콘 중간층을 곧 대체할 것이라고 이전에 예측했습니다. TSMC는 NVIDIA를 비롯한 Google, Amazon과 같은 주요 HPC 개발업체에 2.5D 실리콘 중간층을 공급하는 주요 기업이며, 최근 레티클 크기가 3.5배인 1세대 CoWoS_L의 양산을 발표했습니다. IDTechEx는 이러한 추세가 지속될 것으로 예상하며, 주요 업체들을 대상으로 한 보고서에서 추가적인 발전 사항을 논의했습니다.
2. **패널 레벨 패키징:** 2024년 대만 국제 반도체 전시회에서 강조되었듯이, 패널 레벨 패키징은 중요한 관심사로 떠올랐습니다. 이 패키징 방식은 더 큰 중간층을 사용할 수 있게 하고, 더 많은 패키지를 동시에 생산함으로써 비용을 절감하는 데 도움이 됩니다. 하지만 이러한 잠재력에도 불구하고, 휨(warpage) 관리와 같은 과제는 여전히 해결해야 할 과제입니다. 패널 레벨 패키징의 중요성이 높아지는 것은 더 크고 비용 효율적인 중간층에 대한 수요가 증가하고 있음을 보여줍니다.
3. **유리 중간층:** 유리는 실리콘에 필적하는 미세 배선을 구현할 수 있는 강력한 후보 소재로 떠오르고 있으며, CTE 조절 및 높은 신뢰성과 같은 추가적인 장점을 제공합니다. 유리 중간층은 패널 레벨 패키징과도 호환되어, 더욱 저렴한 비용으로 고밀도 배선을 구현할 수 있는 잠재력을 제공하여 미래 패키징 기술에 유망한 솔루션으로 자리매김하고 있습니다.
4. **HBM 하이브리드 본딩:** 3D 구리-구리(Cu-Cu) 하이브리드 본딩은 칩 간 초미세 피치 수직 상호연결을 구현하는 핵심 기술입니다. 이 기술은 AMD EPYC의 SRAM 및 CPU 적층, MI300 시리즈의 I/O 다이에 CPU/GPU 블록 적층 등 다양한 하이엔드 서버 제품에 적용되어 왔습니다. 하이브리드 본딩은 향후 HBM 발전, 특히 16-Hi 또는 20-Hi 층을 초과하는 DRAM 스택에서 중요한 역할을 할 것으로 예상됩니다.
5. **공동 패키징 광소자(CPO):** 더 높은 데이터 처리량과 전력 효율에 대한 수요가 증가함에 따라 광 상호 연결 기술이 상당한 주목을 받고 있습니다. 공동 패키징 광소자(CPO)는 I/O 대역폭 향상 및 에너지 소비 절감을 위한 핵심 솔루션으로 자리 잡고 있습니다. 기존의 전기 전송과 비교하여 광통신은 장거리 신호 감쇠 감소, 누화 감도 감소, 그리고 대폭 향상된 대역폭 등 여러 가지 장점을 제공합니다. 이러한 장점 덕분에 CPO는 데이터 집약적이고 에너지 효율적인 HPC 시스템에 이상적인 선택입니다.
**주목해야 할 주요 시장:**
2.5D 및 3D 패키징 기술 개발을 주도하는 주요 시장은 단연 고성능 컴퓨팅(HPC) 분야입니다. 이러한 첨단 패키징 방식은 무어의 법칙의 한계를 극복하고 단일 패키지 내에 더 많은 트랜지스터, 메모리, 그리고 상호 연결을 구현하는 데 필수적입니다. 또한 칩 분해를 통해 I/O 블록과 처리 블록을 분리하는 등 여러 기능 블록 간의 프로세스 노드를 최적으로 활용하여 효율성을 더욱 높일 수 있습니다.
고성능 컴퓨팅(HPC) 외에도 다른 시장들도 첨단 패키징 기술 도입을 통해 성장할 것으로 예상됩니다. 5G 및 6G 분야에서는 패키징 안테나 및 최첨단 칩 솔루션과 같은 혁신 기술이 무선 접속망(RAN) 아키텍처의 미래를 형성할 것입니다. 자율주행차 또한 이러한 기술이 센서 제품군과 컴퓨팅 유닛의 통합을 지원하여 대용량 데이터를 처리하는 동시에 안전성, 신뢰성, 소형화, 전력 및 열 관리, 그리고 비용 효율성을 보장함으로써 수혜를 입을 것입니다.
소비자 가전(스마트폰, 스마트워치, AR/VR 기기, PC, 워크스테이션 등)은 비용 절감에도 불구하고 더 작은 공간에서 더 많은 데이터를 처리하는 데 점점 더 집중하고 있습니다. 첨단 반도체 패키징은 이러한 추세에 핵심적인 역할을 할 것으로 예상되지만, 패키징 방식은 HPC에 사용되는 방식과 다를 수 있습니다.
게시 시간: 2024년 10월 7일