반도체 패키징은 전통적인 1D PCB 설계에서 웨이퍼 수준의 최첨단 3D 하이브리드 본딩으로 발전했습니다. 이러한 발전을 통해 높은 에너지 효율성을 유지하면서 최대 1000GB/s의 대역폭으로 한 자릿수 미크론 범위의 상호 연결 간격이 가능해졌습니다. 첨단 반도체 패키징 기술의 핵심은 2.5D 패키징(중간층에 부품을 나란히 배치하는 방식)과 3D 패키징(액티브 칩을 수직으로 쌓는 방식)이다. 이러한 기술은 HPC 시스템의 미래에 매우 중요합니다.
2.5D 패키징 기술에는 다양한 중간층 재료가 사용되며 각각 고유한 장점과 단점이 있습니다. 완전 패시브 실리콘 웨이퍼와 국부화된 실리콘 브리지를 포함한 실리콘(Si) 중간 레이어는 최고의 배선 기능을 제공하는 것으로 알려져 있어 고성능 컴퓨팅에 이상적입니다. 그러나 재료 및 제조 측면에서 비용이 많이 들고 포장 면적에 한계가 있습니다. 이러한 문제를 완화하기 위해 지역화된 실리콘 브리지의 사용이 증가하고 있으며, 영역 제약을 해결하면서 정밀한 기능이 중요한 실리콘을 전략적으로 사용하고 있습니다.
팬아웃 성형 플라스틱을 사용하는 유기 중간층은 실리콘보다 비용 효율적인 대안입니다. 이 제품은 유전 상수가 낮아 패키지의 RC 지연을 줄여줍니다. 이러한 장점에도 불구하고 유기 중간층은 실리콘 기반 패키징과 동일한 수준의 상호 연결 기능 감소를 달성하는 데 어려움을 겪고 있어 고성능 컴퓨팅 애플리케이션에서의 채택이 제한됩니다.
유리 중간층은 특히 Intel이 최근 유리 기반 테스트 차량 패키징을 출시한 이후 상당한 관심을 불러일으켰습니다. 유리는 조정 가능한 열팽창계수(CTE), 높은 치수 안정성, 매끄럽고 평평한 표면, 패널 제조 지원 능력 등 여러 가지 장점을 제공하므로 실리콘에 필적하는 배선 기능을 갖춘 중간층의 유망한 후보입니다. 그러나 기술적 문제 외에도 유리 중간층의 주요 단점은 미성숙한 생태계와 현재 대규모 생산 능력이 부족하다는 것입니다. 생태계가 성숙해지고 생산 능력이 향상됨에 따라 반도체 패키징의 유리 기반 기술은 더욱 성장하고 채택될 수 있습니다.
3D 패키징 기술 측면에서 Cu-Cu 범프리스 하이브리드 본딩은 선도적인 혁신 기술로 자리잡고 있습니다. 이 고급 기술은 유전체 재료(예: SiO2)와 내장 금속(Cu)을 결합하여 영구적인 상호 연결을 달성합니다. Cu-Cu 하이브리드 결합은 10미크론 미만(일반적으로 한 자릿수 미크론 범위)의 간격을 달성할 수 있으며, 이는 범프 간격이 약 40~50미크론인 기존 마이크로 범프 기술에 비해 상당한 개선을 나타냅니다. 하이브리드 본딩의 장점으로는 I/O 증가, 대역폭 향상, 3D 수직 스태킹 개선, 전력 효율성 향상, 바닥 충진 부재로 인한 기생 효과 및 열 저항 감소 등이 있습니다. 그러나 이 기술은 제조가 복잡하고 비용도 더 높습니다.
2.5D 및 3D 패키징 기술에는 다양한 패키징 기술이 포함됩니다. 2.5D 패키징에서는 중간층 소재 선택에 따라 위 그림과 같이 실리콘 기반, 유기 기반, 유리 기반 중간층으로 분류할 수 있습니다. 3D 패키징에서 마이크로 범프 기술 개발은 간격 치수를 줄이는 것을 목표로 했지만, 현재는 하이브리드 본딩 기술(직접 Cu-Cu 연결 방식)을 채택하여 한 자릿수 간격 치수를 달성할 수 있어 이 분야에서 큰 진전을 이루고 있습니다. .
**주목해야 할 주요 기술 동향:**
1. **더 넓은 중간층 영역:** IDTechEx는 이전에 3배 레티클 크기 제한을 초과하는 실리콘 중간층의 어려움으로 인해 2.5D 실리콘 브리지 솔루션이 HPC 칩 패키징을 위한 기본 선택으로 곧 실리콘 중간층을 대체할 것이라고 예측했습니다. TSMC는 NVIDIA 및 Google, Amazon과 같은 기타 주요 HPC 개발자를 위한 2.5D 실리콘 중간층의 주요 공급업체이며 최근 3.5x 레티클 크기의 1세대 CoWoS_L 대량 생산을 발표했습니다. IDTechEx는 주요 업체를 다루는 보고서에서 추가 발전 사항을 논의하면서 이러한 추세가 계속될 것으로 예상합니다.
2. **패널 레벨 패키징:** 2024년 대만 국제 반도체 전시회에서 강조된 것처럼 패널 레벨 패키징이 중요한 초점이 되었습니다. 이 패키징 방법을 사용하면 더 큰 중간 레이어를 사용할 수 있으며 동시에 더 많은 패키지를 생산하여 비용을 절감할 수 있습니다. 잠재력에도 불구하고 변형 관리와 같은 과제는 여전히 해결되어야 합니다. 그 중요성이 높아지는 것은 더 크고 비용 효율적인 중간 계층에 대한 수요가 증가하고 있음을 반영합니다.
3. **유리 중간층:** 유리는 조정 가능한 CTE 및 더 높은 신뢰성과 같은 추가 이점과 함께 실리콘에 필적하는 미세한 배선을 달성하기 위한 강력한 후보 재료로 떠오르고 있습니다. 유리 중간층은 패널 수준 패키징과도 호환되므로 보다 관리하기 쉬운 비용으로 고밀도 배선의 가능성을 제공하므로 미래 패키징 기술을 위한 유망한 솔루션이 됩니다.
4. **HBM 하이브리드 본딩:** 3D 구리-구리(Cu-Cu) 하이브리드 본딩은 칩 간 초미세 피치 수직 연결을 구현하는 핵심 기술입니다. 이 기술은 SRAM 및 CPU 적층용 AMD EPYC은 물론 I/O 다이에 CPU/GPU 블록을 적층하는 MI300 시리즈 등 다양한 고급 서버 제품에 사용되었습니다. 하이브리드 본딩은 향후 HBM 발전, 특히 16-Hi 또는 20-Hi 레이어를 초과하는 DRAM 스택의 경우 중요한 역할을 할 것으로 예상됩니다.
5. **공동 패키지 광학 장치(CPO):** 더 높은 데이터 처리량 및 전력 효율성에 대한 수요가 증가함에 따라 광학 상호 연결 기술이 상당한 주목을 받았습니다. 공동 패키지 광학 장치(CPO)는 I/O 대역폭을 향상하고 에너지 소비를 줄이는 핵심 솔루션이 되고 있습니다. 기존 전기 전송과 비교하여 광통신은 장거리 신호 감쇠 감소, 누화 감도 감소, 대역폭 대폭 증가 등 여러 가지 이점을 제공합니다. 이러한 장점으로 인해 CPO는 데이터 집약적이고 에너지 효율적인 HPC 시스템에 이상적인 선택입니다.
**주목할 주요 시장:**
2.5D 및 3D 패키징 기술 개발을 주도하는 주요 시장은 의심할 여지 없이 고성능 컴퓨팅(HPC) 부문입니다. 이러한 고급 패키징 방법은 무어의 법칙의 한계를 극복하고 단일 패키지 내에서 더 많은 트랜지스터, 메모리 및 상호 연결을 가능하게 하는 데 중요합니다. 또한 칩 분해를 통해 처리 블록에서 I/O 블록을 분리하는 등 서로 다른 기능 블록 사이에서 프로세스 노드를 최적으로 활용할 수 있어 효율성이 더욱 향상됩니다.
고성능 컴퓨팅(HPC) 외에도 다른 시장도 첨단 패키징 기술 채택을 통해 성장을 이룰 것으로 예상됩니다. 5G 및 6G 부문에서는 패키징 안테나 및 최첨단 칩 솔루션과 같은 혁신이 무선 액세스 네트워크(RAN) 아키텍처의 미래를 형성할 것입니다. 이러한 기술은 센서 제품군과 컴퓨팅 장치의 통합을 지원하여 대량의 데이터를 처리하는 동시에 안전성, 신뢰성, 소형화, 전력 및 열 관리, 비용 효율성을 보장하므로 자율주행차에도 이점이 있습니다.
가전제품(스마트폰, 스마트워치, AR/VR 장치, PC, 워크스테이션 포함)은 비용에 대한 강조에도 불구하고 더 작은 공간에서 더 많은 데이터를 처리하는 데 점점 더 중점을 두고 있습니다. 패키징 방법은 HPC에 사용되는 방법과 다를 수 있지만 고급 반도체 패키징이 이러한 추세에서 핵심적인 역할을 할 것입니다.
게시 시간: 2024년 10월 25일